دستگاه‌های حافظه نانو الکترومکانیکی (NEM)

محمد جواد قلی پور 17 مارس 2022 , 16:06 مقاله / آکادمیک

(هنوز امتیازی ثبت نشده است)

7.1. معرفی و ارائه بنیاد و اساس برای حافظه‌های مبتنی بر سویچ NEM

علاوه بر پیشرفت گسترده تعبیه سازی مقیاس فوق عظیم سیلیکون‌های نیمه‌هادی CMOS، مهندسی سیستم‌های میکرو الکترومکانیکی برای دستگاه‌های آنالوگ، امواج رادیویی و کاربردهای حسی درنتیجه رشد قابل توجه تقاضا برای دستگاه‌های الکترونیکی پرتابل و قابل حمل (تلفن‌های همراه هوشمند، تبلت‌ها و دستگاه‌های نوت‌بوک) نیز با بلوغ بالایی همراه شده‌اند [1]. شتاب‌دهنده‌های دارای قابلیت اطمینان بالا و ژیروسکوپ‌های مبتنی بر ساختارهای MEMS امروزه در بطن دستگاه‌های قابل حمل به کار گرفته شده و نسخه‌های تجاری این سری از دستگاه‌ها نیز با انرژی مصرفی پایین در بروز انقلابی در کاربردهای تلفن‌های همراه هوشمند تأثیرگذار واقع شده و ایجاد بازارهایی با رشد غیرقابل تصور را به ارمغان آورده‌اند [2]. سیستم‌های میکرو الکترومکانیکی امواج رادیویی [3,4] بهبود کارایی مدار (قابلیت بازپیکربندی و فشردگی) در مقادیر فرکانسی بالا (مقیاس مگاهرتز تا 100 گیگاهرتز) را با تلفیق توان استاتیک مصرفی پایین و هزینه‌های اقتصادی فناوری را فراهم آورده‌اند. این سیستم‌ها در حوزه‌های دیگر با شباهت‌های بسیار نزدیک به کاربردهای قابل حمل نیز مورد تجربه قرار گرفته‌اند. همگرایی فناوری‌های NEMS و CMOS (پلتفرم‌های تولید با استفاده از متریال‌های سازگار و مراحل پیشرفت) به‌عنوان یکی از فاکتورهای ضروری برای این موفقیت مطرح بوده و جذابیت آن برای کاربردهای حافظه و منطقی آینده بر مبنای نسخه‌های کوچک شده سیستم‌های MEMS تحت عنوان سیستم‌های نانو الکترومکانیک نیز بسیار جالب توجه می‌باشد.

پردازش اطلاعات مکانیکی در قالب دو حالت مختلف به‌عنوان یک اصل پذیرفته شده است:

1. منطق چند وضعیتِ که مطابق با آن وضعیت‌ها یا حالات منطقی به‌وسیله پیکربندی اشیاء متحرک (مواردی که به‌صورت اصلی در این فصل به بحث و تبادل نظر گذاشته شده‌اند) تعیین شده‌اند و

2. حالات لرزشی عناصر مکانیکی (با عملکردهای مساوی پیچیده ارائه شده توسط رزوناتور/نوسان‌سازهای مکانیکی) [7].

افزون بر توضیحات اشاره شده، دستگاه‌های دارای اندازه‌های کوچک در مقایسه نانومتر درزمینهٔ پردازش عظیم اطلاعات تجمعی و تولید دستگاه‌هایی برای آدرس‌دهی و رفع محدودیت‌های اصلی محاسبات دیجیتال چگال به‌وسیله سویچ‌های حالت جامد ماسفت نیز جذابیت‌هایی را به سمت و سوی خود روانه ساخته‌اند. بر همین اساس، بنیاد و اساس نهان در پشت پرده یک سویچ NEM بر مبنای ارزش افزوده عملکردی و کارایی برای محاسبات و ذخیره‌سازی داده در مقایسه با سویچ‌های حالت جامد ماسفت مقیاس نانومتر نهفته می‌باشد.

اکنون این سؤال پیش می‌آید که چه ویژگی‌هایی از رله‌های NEM در ایجاد انگیزه برای چنین تصمیم‌هایی قابل اشاره می‌باشند؟ امکان پی بردن به مشخصه‌های چنین دستگاهی از طریق تحلیل و بررسی مشخصات جریان-ولتاژ یک رله سه ترمینال فعال شده به‌صورت الکترواستاتیک در مقایسه با یک سویچ ماسفت، همانند آنچه که در شکل 7.1 به تصویر کشیده شده است وجود دارد:

جریان خاموش شبه صفر (Quasi-zero) که با پارامتر I_off نشان داده شده و مبین توان صفر استاتیک به دلیل وجود فاصله هوای سری در بین پیکربندی فضایی وضعیت خاموش می‌باشد،

گذار شبه بی‌نهایت (Quasi-infinite) بین وضعیت‌های خاموش و روشن (بدون در نظر گرفتن محدودیت دمایی 60 میلی‌ولت بر تحلیل برای نوسان زیر آستانه S=dV_G/dlog(I_D)) به دلیل فرآیند سویچینگ تند و ناگهانی در حالت عدم تعادل بین نیروهای فنری الکترواستاتیک و مکانیکی،

مقدار بالای جریان وضعیت روشن I_on، با توجه به اینکه کانال دستگاه یک فلز (یا نیمه‌هادی شدیداً تخدیر شده) بوده و با فرض امکان مهندسی یک نیروی مقاومت دارای اتصال پایین،

وجود هیستری در مشخصات I-V به دلیل مقادیر متفاوت ولتاژ‌های درون‌کش پارامتر V_pi (گذار خاموش-روشن) و بیرون‌کش پارامتر V_po (گذار خاموش-روشن). این خاصیت ویژه ذکر شده اشاره به احتمال استفاده از این دستگاه به‌عنوان یک سلول حافظه، با کنترل مناسب پنجره هیستری و ولتاژهای تحریک دارد.

کاربردهای سویچ NEM متنوع و گوناگون بوده و قیدهای مختلفی را بر طراحی سویچ و شرایط عملکردی ایجاد کرده و از قرار زیر می‌توانند طبقه‌بندی شوند:

1. سویچ‌های NEM سیکل پایین/کم برای مدیریت توان و مدارهای قابل بازپیکربندی،

2. سویچ‌های NEM سیکل متوسط برای حافظه‌های استاتیک و غیر فرار و

3. سویچ‌های NEM سیکل بالا برای مدارات منطقی دارای کارایی بالا.

بیشترین تقاضا در حوزه‌های ترکیبی مقیاس بندی و کارایی در سویچینگ منطقی نهفته می‌باشد، اما در این میان مشخصات سویچ‌های حافظه NEM زمان به میان آمدن صحبت در مورد آدرس‌دهی برخی از چالش‌های موجود در حوزه حافظه‌های پیشرفته غیر فرار نیز جالب توجه می‌باشند.

در این فصل نقد و بررسی و بحث‌هایی در خصوص پیشرفت‌های اخیر انجام شده در حوزه حافظه‌های نانو الکترومکانیکی و برتری آن‌ها نسبت به دیگر راهکارهای موجود صورت گرفته است. ما تمرکز اصلی خود را بر روی ساختارهای NEM که به استخراج ویژگی‌های خاص از ساختارهای متحرک (مانند بازپیکربندی پایدار فضایی و هیستری آن‌ها) پرداخته و به دنبال آن نمایش پتانسیلی شفاف به‌عنوان سلول‌های حافظه غیر فرار (NV) را ارائه می‌دهند معطوف کرده‌ایم.

یکی از ویژگی‌های خارق‌العاده حافظه‌های NEM توان مصرفی بسیار پایین آن‌ها می‌باشد. در مقایسه با رقیب‌های این سری از حافظه‌ها همچون NOR FLASH، PCM و حافظه‌های یونی، حافظ‌های NEM قادر به انجام عملیات برنامه‌نویسی/پاک‌سازی داده در مقادیر انرژی کمتر از 10^-16 ژول بر هر عملیات می‌باشند [9]. امکان کاهش مقیاس ولتاژ عملکردی برخی از معماری‌های حافظه‌های NEM به مقادیر کمتر از 2 ولت و زمان خوانش در محدوده نانو ثانیه (متناسب با سلول‌های حافظه NEM مبتنی بر ساختارهای نانو تعلیق شده با فرکانس ارتعاش بیشتر از 1 گیگاهرتز) نیز امکان‌پذیر می‌باشد. پایین‌ترین ولتاژ عملکردی اخیراً مقدار کمی کوچک‌تر از 1 ولت گزارش شده است [10].

لازم به ذکر است که تجسم حافظه‌های NEM ممکن است با یا بدون برخورداری از یک لایه ذخیره‌سازی (تلفیق سویچینگ مکانیکی یک بخش متحرک و مکانیسم‌های تزریق) انجام پذیرد. شاخصه غیر فراری در دستگاه‌های NEM عاری از لایه ذخیره‌سازی با استفاده از مکانیسم‌های ویژه همچون نیروهای چسبنده و یا فرآیند دوپایداری انجام پذیرد.

یک حافظه NEM دارای قابلیت ذخیره‌سازی غیر فرار تعریف شده به‌وسیله پیکربندی فضایی قادر است تا توانایی بسیار طولانی مدتی را در ذخیره‌سازی و نگهداری داده (بسیار بیشتر از بنچمارک 10 ساله) از خود نشان دهد که خود درهای موجود به سوی کاربردهای جدید خاص را می‌گشاید. افزون بر این، حافظه‌های NEM قادر به پشتیبانی از اطلاعات منطقی محاسباتی و ذخیره‌سازی با قابلیت عملکرد تحت شرایط بسیار سخت همچون مقادیر بالای تشعشعات (بزرگ‌تر از واحد MRads) و حرارت بالا (بیشتر از 200 درجه سانتی‌گراد) نیز می‌باشند که این خود آن‌ها را به گزینه‌ای جالب توجه برای کاربردهای فضایی، هوایی، اتومبیل و میدان‌های ابزاری کنترل تبدیل می‌کند. این یکی از قابلیت‌های ویژه و خاص حافظه‌های NEM به شمار می‌رود، زیرا می‌تواند مشکلات و مشقت‌های مربوط به محدوده‌های دمایی و شرایط سخت محیطی که دیگر حافظه‌های سنتی قادر به حفظ و نگهداری داده نمی‌باشند را آدرس‌دهی نماید. گذشته از این موارد، در تحقیقاتی که اخیراً انجام پذیرفته است [8]، حداکثر دمای عملکردی برای تعداد متنوعی از فناوری‌های حافظه غیر فرار مورد نقد و بررسی قرار گرفته و نتیجه نهایی به خاص بودن تکنولوژی‌های M/NEM با قابلیت ارائه کارایی ذخیره‌سازی در مقادیر دمایی بالاتر از 200 درجه سانتی‌گراد منتهی شده است، شکل 7.2.

لازم به ذکر است که بسیاری از حافظه‌های MEM گزارش شده نمایانگر قابلیت هم تعبیه سازی با نیمه هادی‌های سیلیکونی CMOS (در جلو و پشت خط) می‌باشند، زیرا متریال و مواد اولیه مورد استفاده در لایه متحرک آن‌ها در حقیقت متریال هادی سنتی (نیمه‌‌هادی‌های شدیداً تخدیر شده و یا فلزات) است که در صنایع نیمه هادی مورد استفاده قرار می‌گیرند بوده و فرآیندهای ساخت نیز مبتنی بر لایه‌های نیمه هادی سازگار و فرآیندهای قلم‌زنی می‌باشند. برخی از ساختارهای NEM گزارش شده به تلفیق الکترودهای متحرک (دو پایدار) با لایه‌های ذخیره‌سازی خاص (اکسید-نیترید-اکسید یا به عبارتی دیگر ONO، نقاط نانو، فروالکتریک و ...) پرداخته‌اند. این ساختارها از حافظه‌های غیر فرار کنونی به‌منظور تضمین قابلیت غیر فراری سلول‌ها از طریق بهره‌مندی از برخی از قابلیت‌های خاص (همچون جریان غیرفعال پایین) ساختارهای مکانیکی الهام گرفته شده‌اند.

دیگر ایده‌های جدید که به تلفیق ساختارهای NEM با دستگاه‌های تعبیه شده فعال در معماری‌های ترانزیستوری با گیت‌ها و یا بدنه متحرک پرداخته‌اند نیز توجهات بسیاری را به سمت و سوی خود کشانده‌اند؛ پتانسیل حافظه‌های این‌چنینی برای تجسم حافظه‌های هیبرید شدیداً مقیاس‌پذیر در بخش دیگری از این فصل گزارش شده است. چنین ساختارهایی به‌صورت به‌خصوص فضاهای طراحی جدیدی درزمینهٔ عملکرد و ایجاد تعادل بین عملیات دستگاه‌های حالت جامد و الکترومکانیکی را به ارمغان می‌آورند. به‌عنوان مثال، ترانزیستورهای دارای قابلیت سویچ بدنه قادرند تا محدودیت‌های اتصالات مکانیکی سری (مشمول تحلیل اتصالات و خرابی هنگام عملیات در شرایط سویچینگ داغ) را مرتفع کرده و سازگار با فناوری فرانت‌اند CMOS نیز می‌باشند.

یک بخش ویژه از این فصل به بحث و تبادل نظر در مورد برخی از طرح‌های پیشرفته، اما نظری حافظه‌های ذخیره‌سازی بر مبنای ساختارهای نانوی متحرک (همانند سیم‌های نیمه هادی نانو (NW) و نانو تیوب‌های کربن (CNT)) که قادر به بهره‌برداری از تعادل به‌خصوص مقیاس نانو انرژی‌های الاستو-استاتیک و وان در والز به‌منظور تعریف وضعیت‌های پایدار بوده و به‌صورت ذاتی از اندازه کوچکی برخوردار می‌باشند اختصاص داده شده است. ظهور اخیر متریال‌های دو بعدی جدید همچون گرافن در حال به ارمغان آوردن فرصت‌های طراحی بیشتر برای حافظه‌های ذخیره‌سازی در مقیاس نانو می‌باشند.

چالش‌های هم‌اکنون برقرار درزمینهٔ حافظه‌های NEM در آخرین بخش از این فصل فهرست گشته و به بحث و تبادل نظر گذاشته شده‌اند. فراتر از مقوله مقیاس سلول‌های حافظه و مشخصه‌های الکتریکی مورد نیاز وابسته به ذخیره‌سازهای غیر فرار، قابلیت اطمینان و بسته‌بندی دستگاه‌های الکترو-مکانیکی نیز در حال ایجاد نمودن محدودیت‌های بیشتر برای جایگزینی کاربردها در صنایع گوناگون می‌باشند. این دستگاه‌ها از مکانیسم‌های خرابی (نظیر استیکشن یا تحلیل مقاومت اتصال) مربوط به اتصالات خود که وابسته به هر دو مورد کیفیت و طبیعت سطوح در تماس، چگالی‌های جریانی و شرایط محیطی هستند برخوردار می‌باشند. بنابراین، مهندسی اتصالات به‌خصوص و کنترل محیط مورد نیاز می‌باشد. در مورد دوام و ماندگاری به دست آمده (تعداد دوره‌ها)، گزارش‌های کنونی حکایت از بررسی‌های تحقیقاتی از تعداد سیکل‌های ده‌ها تا 10⁵ تحت شرایط متنوع و گوناگون (سویچینگ سرد و داغ) دارند. پیشرفت بسیار قابل توجهی در حوزه کنترل فرآیند برای تعبیه سازی سه‌بعدی دستگاه‌های میکرو الکترومکانیکی و بسته‌بندی سطوح ویفری آن‌ها انجام پذیرفته است که امکان مجتمع‌سازی سلول‌های حافظه NEM آینده به‌عنوان ماژول‌های بر سیلیکون انتهای خط CMOS با بسته‌بندی‌های چگال و هزینه‌های ساخت پایین را مهیا ساخته‌اند.

7.2. رله‌های جدید و حافظه‌های خازنی

از لحاظ تاریخی، اولین سلول حافظه غیر فرار مبتنی بر ساختار میکرو الکترومکانیکی در سال 1990 پیشنهاد شده است [11]؛ این حافظه از یک پل نازک میکروی ماشین‌کاری شده که به‌صورت الاستیکی به‌گونه‌ای با دفرمگی و تغییر شکل همراه شده است تا از دو وضعیت مکانیکی پایدار برای انتساب سطوح 0 و 1 منطقی برخوردار باشد تشکیل شده است. وضعیت پل اشاره شده با استفاده از نیروهای الکترواستاتیک شارژ شده و ممکن است از طریق لمس ظرفیت الکتریکی/خازنی متناظر قابل خوانش باشد (به شکل 7.3a مراجعه شود). نویسنده مقاله مشاهده کرده است که چنین سلولی در برابر میدان‌های الکترومغناطیسی و شوک‌های مکانیکی کاملاً مصون بوده و قادر است تا برای مدت زمان نامعلومی به نگهداری داده بپردازد. اما دستگاه به نمایش درآمده از اندازه بزرگی (صدها میکرومتر مربع) برخوردار بوده و نیازمند مقادیر ولتاژی بالایی در محدوده 30 ولت برای عملکرد بوده است.

سلول حافظه MEMS پیچیده‌تری مبتنی بر طرح‌های دوپایدار مکانیکی و ترانزیستور مجتمع خوانش بر مبنای ساختار NEMS میکرومتر به پایین‌تر و تلفیق شده با نقاط کوانتون نانوکریستال Si مورد معرفی قرار گرفته است [12-14]. طرح مفهومی پایه‌ای و ساده‌ای از حافظه غیر فرار بر مبنای طرح دوپایداری مکانیکی پل میکرو ماشین‌کاری شده گزارش و به نمایش درآمده است. این حافظه NEMS متشکل از یک اشعه SiO₂ معلق می‌باشد که در یک حفره به‌عنوان گیت شناور تشکیل شده و به گنجاندن نقاط نانو کریستال Si به‌عنوان بارهای ذخیره‌سازی می‌پردازد (شکل 7.1b, c). هنگامی‌که یک الکترون در چنین نقطه نانو Si کوچکی ذخیره‌سازی شود، احتمال انتقال الکترونی دیگر به درون نقطه به دلیل اثر انسداد کولمب، حتی در دمای اتاق با کاهش قابل توجهی همراه می‌شود. نویسندگان اظهار داشته‌اند که مقدار شارژ موجود در اشعه به‌وسیله تعداد نقاط نانوکریستال Si (به اختصار nc-Si) تعیین شده و با در نظر گرفتن نقاط تقریباً 8 نانومتری، چگالی حدودی 10¹¹-10¹² CM^-2 در یک لایه با ضخامت یک مولکول (لایه مونو) قابل دستیابی می‌باشد.

به‌منظور تزریق الکترون‌ها به درون نقاط nc-Si، نویسندگان مقاله ولتاژ بالایی را به گیت الکترود برای شروع فرآیند اعمال کردند. پس از آن الکترون‌ها از طریق دیواره‌های جانبی و یا اتصالات الکترود گیت که با گیت شناور در تماس می‌باشند به درون نقاط nc-Si تزریق شده‌اند (در حالت دوم الکترون‌ها از طریق گیت شناور SiO₂ تزریق شده‌اند). اشعه مربوطه به‌صورت کمانی به سمت بالا یا پایین هم بوده و هر دو انتهای آن به دیواره‌های جانبی حفره با گیره نگاه داشته شده‌اند. زمانی که ولتاژ گیت اعمال می‌شود، اشعه دارای بار در درون حفره از طریق تعاملات الکترواستاتیک موجود بین میدان الکتریکی درون حفره و بارهای ذخیره شده درون اشعه به حرکت می‌پردازد.

طرح آدرس‌یابی نوشت/پاک‌سازی از طریق تلفیقی از ولتاژ گیت و ولتاژ زیر لایه به دست می‌آید (شکل 7.4a). در عملیات نوشت/پاک‌سازی ولتاژ گیت به ترتیب مثبت/منفی می‌باشد. ولتاژ زیر لایه به دلیل استفاده از ترانزیستور نوع n منفی می‌باشد. در طی عملیات نوشت داده، هر دو مورد گیت سلول‌های حافظه و ولتاژهای زیر لایه به‌منظور ایجاد فرآیند سویچینگ و تغییر وضعیت اعمال می‌شوند. در طی عملیات پاک‌سازی، تنها ولتاژ گیت برای تغییر وضعیت مورد نیاز می‌باشد. ایجاد یک جایگزینی موقعیتی در اشعه به تغییر پتانسیل سطحی ترانزیستور اثر میدان نیمه‌هادی اکسید فلزی (ماسفت) که در قسمت زیرین آن قرار گرفته است منتهی شده و لذا به‌عنوان ایجاد تغییری در آستانه ولتاژ تشخیص داده می‌شود. وضعیت‌های موجود برای طرح‌های آدرس‌دهی به‌وسیله ترکیبی از ولتاژ گیت و ولتاژ تخلیه که می‌توانند به مقادیر کمتر از 5 ولت کاهش پیدا نمایند انتخاب می‌شوند (شکل 7.4b). وضعیت حافظه به‌وسیله مقدار جریان تخلیه دیکته شده و تعیین می‌شود. فرآیندهای نوشت و پاک‌سازی حافظه‌های NEMS با فرآیند تونل بار از طریق اکسید گیت متناظر نبوده و لذا برخلاف حافظه‌های فلش سنتی، بروز هرگونه واکنش شیمیایی، اکسید گیت را به دنبال نخواهد داشت.

طرح مفهومی MEMS دیگری که تحت عنوان سلول NEMory شناخته می‌شود در سال 2007 ارائه شده است [15,16]. سلول NEMory متشکل از چهار المان (شکل 7.5) یک خط کلمه خوانش (RWL) که وظیفه عمل به‌عنوان الکترود بالایی را برعهده گرفته است، یک خط بیت (BL) تعلیق شده که اشعه مکانیکی متحرک محسوب می‌شود، یک دی‌الکتریک پشته اکسید/نیترید/اکسید (ONO) که وظیفه ذخیره‌سازی مقدار ثابتی از بارهای الکتریکی را برعهده گرفته است و یک خط کلمه نوشت (WWL) که به‌عنوان الکترود پایین عمل می‌کند است. اطلاعات در فرم موقعیت خط بیت (BL) ذخیره‌سازی می‌شوند: اگر خط بیت به پایین کشیده شود، سلول در وضعیت 0 قرار داشته و اگر خط بیت مجدداً رها شود، سلول به وضعیت 1 باز می‌گردد. لازم به ذکر است که نقش لایه ذخیره‌سازی بار در یک سلول NEMory به‌صورت متمایزی متفاوت از عملکرد آن در حافظه‌های فلش سنتی می‌باشد. بار الکتریکی موجود در درون لایه ONO برای ذخیره‌سازی داده مورد استفاده قرار نمی‌گیرد، بلکه وظیفه عمل به‌عنوان تغییر/شیفت هیستری رفتار بسته‌کننده فاصله خط بیت برای دستیابی به خاصیت غیر فراری نگهداری داده (دو وضعیت پایداری تحت اعمال ولتاژ صفر) را برعهده گرفته است. مقدار بار/شارژ ذخیره شده در لایه ONO ثابت بوده و می‌تواند در طی و یا پس از اتمام فرآیند تولید (با یک مرتبه عملیات شارژ) مهیا شود. مطابق با شبیه‌سازی‌های انجام شده، نویسندگان طرح سلول NEMory گزارشی در خصوص وجود اشعه‌های پایه‌ای با طول موج 100 نانومتر با قابلیت عملکرد در ولتاژ 3 ولت در بازه زمان پاسخ‌گویی 0.4 تا 4.0 نانوثانیه را داده و نشان داده‌اند که اغلب انرژی حافظه به‌عنوان انرژی الکتریکی بسیار کمتر از مقداری که برای عملیات برنامه‌نویسی/پاک‌سازی در سلول‌های حافظه‌های فلش سنتی مورد نیاز می‌باشد مورد مصرف قرار گرفته است.

بخش زیادی از حافظه‌های NEM مقیاس بندی شده در سال 2007 گزارش داده شده‌اند [17]. دو نوع از سویچ‌های هیستریک NEM مبتنی بر نیترید تیتانیوم (TiN) در میان کوچک‌ترین سویچ‌های کِلَمپ تاکنون تولید شده به‌وسیله فناوری توسعه بالا به پایین نیمه‌هادی CMOS نشان داده شده‌اند. پایه‌های NEM و سویچ‌های کلمپ با برخورداری از یک اشعه 30 نانومتری TiN و فاصله هوایی 20 نانومتری با موفقیت تولید و از لحاظ الکتریکی مورد دسته‌بندی قرار گرفته‌اند (به شکل 7.6a مراجعه شود). سویچ‌های تولید شده مشخصه‌های جریانی خاموش/روشن بسیار عالی را با جریان غیرفعال فوق پایین (به دلیل وجود فاصله هوایی موجود به‌صورت سری) از خود نشان داده دادند (انحراف زیر آستانه تجربی <3mV/decade و نرخ جریان روشن/خاموش بزرگ‌تر از 10⁵). دوام و ماندگاری گزارش شده در بازه سیکل‌های سویچینگ چندین هزار بار تحت شرایط بایاس dc و ac، در هوای محیطی قرار داشته است. سلول حافظه متشکل از یک پایه بیت لاین (cantilevel Bit-Line یا به اختصار CBL) متصل شده به یک خط بیت مدفون شده (Buried BL یا به اختصاری BL) از طریق اتصال مستقیم (DC) یک خط کلمه برای خوانش (RWL) و یک خط خوانش برای نوشت (WWL) به همراه یک لایه ONO برای به دام انداختن بار الکتریکی می‌باشد (شکل 7.6b). بار الکتریکی به‌وسیله فرآیند تعبیه سازی یونی در طی عملیات تولید و یا تونل‌سازی فالور نوردهایم از طریق اعمال ولتاژ بالا بین لایه‌های WWL و CBL پس از اتمام فرآیند تولید در لایه ONO به دام انداخته می‌شود. پس از آن یک تغییر درنتیجه منحنی معمول هیستری به‌وسیله بار الکتریکی به دام انداخته شده در لایه ONO به دست می‌آید.

اخیراً یک سلول حافظه غیرفعال NEM بسیار جالب توجه بر مبنای سویچینگ یک الکترود آزاد قرار گرفته در بین دو وضعیت پایدار نیز پیشنهاد شده است [8,18,19]. طراحی بدون لنگر (شکل 7.7a) این سلول حافظه به‌خصوص بسیار فشرده و مقیاس‌پذیر می‌باشد. طراحی این دستگاه بر مبنای بهره‌برداری از قابلیت سویچینگ یک الکترود آزاد که بین دو وضعیت پایدار قرار گرفته است انجام پذیرفته، این الکترود شاتل/لرزنده از هیچ لنگرگاه مکانیکی برخوردار نبوده و به‌صورت روان به سویچ بین دو موقعیت پایدار در درون یک غلاف عایق می‌پردازد. نیروهای چسبنده موجود بین الکترودهای لرزنده و ثابت برای ثابت نگاه داشتن الکترود لرزنده در موقعیت پایدار خود به ایفای نقش می‌پردازند.

نویسندگان به بهینه‌سازی طراحی پرداخته و نماهای کنترلی متعددی را که در بخش دیگری به بحث و تبادل نظر در مورد آن‌ها پرداخته شده است [19] به همراه تحلیل و بررسی کارایی خود را ارائه داده‌اند. به‌عنوان مثال، شکل 7.7 نمایانگر توان خوانش و تأخیر درنتیجه اعمال ولتاژ تغذیه 1.8 ولت می‌باشد. این سلول حافظه به مصرف ده‌ها میکرو وات توان پرداخته و در برابر حرارت از قابلیت ایستادگی بالایی برخوردار می‌باشد؛ زمانی که دما از 0 به 30 درجه سانتی‌گراد تغییر کند، میزان تأخیر از مقدار 2.5 به 3.8 نانوثانیه (52 درصد) فزونی پیدا می‌‎کند. حافظه پیشنهاد می‌تواند تا حداکثر فرکانس خوانش حدودی 250 مگاهرتز به فعالیت بپردازد.

7.3. حافظه NEM-FET

یکی دیگر از جهت‌های موجود در حوزه طرح‌های مفهومی حافظه‌های NEM متشکل از بستری تحت عنوان ماسفت گیت معلق [1] می‌باشد که در قالب یک سلول حافظه تک ترانزیستور به فعالیت پرداخته [20,21] و از سازگاری کامل با انتهای جلوی نیمه‌هادی‌های CMOS نیز برخوردار می‌باشد. طرح مفهومی ماسفت گیت معلق به بهره‌برداری از هیستری الکترومکانیکی در شاخصه‌های ولتاژ تخلیه یک ترانزیستور گیت متحرک برای تعریف یک سلول حافظه فرار (شکل 7.7c) و یا ذخیره‌سازی بار الکتریکی در یک لایه ذخیره‌سازی که در پشته گیت برای به ارمغان آوردن عملکرد غیر فرار تعبیه شده است می‌پردازد (شکل 7.7d). گذار خاص جریان از وضعیت پایین به بالا و بالعکس فرآیندهایی زیر حرارتی، با نوسانات ولتاژی که بسیار کمتر از 60 میلی‌ولت بر هر دهه (60mV/decade) در دمای اتاق می‌باشد انجام می‌پذیرد. سلول‌های حافظه 1 T SG-FET تولید شده در مقیاس میکرومتر تاکنون گزارش شده (شکل 7.8) و شبیه‌سازی‌هایی برای نمایش قابلیت مقیاس‌پذیری دستگاه مورد بحث در اندازه کمتر از 100 نانومتر با ولتاژهای عملکردی پایین‌تر از 2 ولت نیز مورد استفاده قرار گرفته‌اند. یکی از ویژگی‌های خارق‌العاده حافظه 1T SG-MOSFET نمایش تجربی تعداد سیکل‌های 10⁵ بدون تحلیل قابل توجه مشخصات فنی می‌باشد. تحقیقات ثانویه [22] اشاره به نقش پراهمیت فرآیند شارژ اکسیدی در حافظه SG-FET و نیاز به انتخاب متریال ذخیره‌سازی مناسب همچون نیترید و یا لایه‌های فروالکتریک در مقایسه با اکسیدهای گوناگون برای بهبود توانایی نگهداری و ذخیره‌سازی طولانی مدت داده در پشته گیت دارند.

نسخه‌ای از حافظه SG-MOSFET با کارایی بالاتر متشکل از طراحی معماری دستگاه مورد بحث بر روی سیلیکون عایق فعال با برخورداری از بدنه قابل سویچ و دو گیت جانبی که توسط یک فاصله هوایی به اندازه نانومتر از بدنه جدا شده است می‌باشد. اولین نمایش از ماسفت مبتنی بر دو گیت دارای بدنه قابل سویچ در مقیاس میکرومتر [23] با بهره‌برداری از مشخصات هیستریک با گذارهای ناگهانی به‌منظور ارائه طرح مفهومی یک مدار جدید برای مخابره داده پیشتر انجام پذیرفته است.

پس از آن، تعبیه سازی یکپارچه حافظه‌های NEMS و نیمه‌هادی‌های CMOS به‌منظور خلق یک حافظه ترانزیستوری دارای باله فلیپ فلاپ در مقیاس نانومتر به نمایش درآمده است [24,25]. یک ترانزیستور FinFET با برخورداری از دو گیت متمایز از یکدیگر به‌وسیله عایق‌های هوایی به تعریف کانال باله فلیپ فلاپ که می‌تواند به‌عنوان ساختاری برای تولید سلول حافظه 1 T NEM مورد استفاده قرار گیرد می‌پردازد. شکل 7.9 نشان‌دهنده وضعیت‌های مکانیکی حافظه پیشنهادی می‌باشد. باله مربوطه در مرکز حافظه و در وضعیت اولیه خود به‌صورت مستقیم قرار گرفته است. پس از انجام یک عملیات نوشت داده، باله می‌تواند با گیت G1 برای بیت "1" (بالاکشنده) یا گیت G2 برای بیت "0" (پایین‌کشنده) اتصال برقرار کند. تصاویر SEM شکل 7.9b به‌صورت شفافی نمایانگر وضعیت‌های مکانیکی باینری حافظه می‌باشند. مدولاسیون جریان تخلیه عملاً برای تعریف حالات پایدار حافظه مورد استفاده قرار گرفته‌اند. حافظه‌های NEM دارای باله قابل سویچ تولید شده پیش از خرابی دارای طول عمر عملیاتی هزاران سیکل می‌باشند.

مرجع [26] گزارش‌هایی در خصوص دیگر اقدامات انجام شده برای بهره‌برداری از قابلیت سویچینگ جانبی پایه‌های معلق برای اضافه نمودن قابلیت غیر فراری داده به سلول حافظه nRAM از طریق مهندسی تابع-وظیفه را داده است. این موضوع نیاز به استفاده از دستگاه‌های انتخاب سلول در آرایه خط عرضی که به استفاده از طرح خوانش مبتنی بر جایگذاری جریان می‌پردازد را مرتفع می‌کند. پیکربندی حافظه nRAM به‌گونه‌ای است که انرژی پتانسیل الاستیک درنتیجه خمش اشعه به‌صورت معکوس برای فرآیند سویچینگ مورد استفاده قرار می‌گیرد که خود امکان تلفیق ولتاژهای عملکردی بسیار پایین با سرعت سویچینگ بالا را مهیا می‌سازد. اما این قاعده و اصل جالب توجه کاملاً به‌صورت تجربی به نمایش درنیامده است؛ از جمله چالش‌های ساخت حافظه‌های nRAM به تنظیم دقیق ولتاژ بیرون‌کش (V_PO > E_G/2q) با حداقل انحراف معیار استاندارد (DeltaV_PO) در طی ویفر و بین اجراهای مختلف فرآیند اشاره شده است.

7.4. حافظه‌های NEM مبتنی بر کربن

تیوب‌های نانو کاربن و گرافن به دلیل مشخصه‌های خارق‌العاده الکتریکی و مکانیکی خود در ساختارهای تک و دو بعدی (به ترتیب) سطح قابل توجهی از توجهات را درزمینهٔ ساخت حافظه‌های NEM به سمت و سوی خود کشانده‌اند. به‌عنوان مثال سفتی بالا، چگالی پایین، ساختار بی‌عیب و نقص، برش مقطعی نانومتری و رسانایی حرارتی عالی می‌توانند به‌صورت هم‌زمان در یک تیوب نانو کربن به دست آمده و آن را از لحاظ الکترو-مکانیکی غیرقابل قیاس با ساختارهای نانو نیمه‌هادی مبتنی بر سیلیکون نمایند. این مشخصه برای حافظه‌های NEM جالب توجه می‌باشد، زیرا می‌توانند از طریق مقیاس بندی برای دستیابی به چگالی بالا و توان عملیاتی فوق پایین مورد بهره‌برداری قرار گیرند.

کمپانی Nantero Inc تعدادی از اولین آرایه‌های حافظه الکترومکانیکی را با استفاده از روبان‌های نانوتیوب معرفی کرده است [27,28]. این حافظه با دسترسی تصادفی مبتنی بر تیوب نانو (NRAM) متشکل از پل‌های نانوتیوب متحرک که به‌صورت آزادانه در بین الکترودهای سورس و تخلیه (Drain)، در نزدیکی گیت معلق شده است می‌باشد. تعاملات وان در والس در بین پل CNT و اکسید به واکنش می‌‎پردازند. در این حالت بار الکتریکی می‌تواند در پل معلق CNT با اعمال ولتاژ به الکترود گیت القا شود. نیروی خازنی تشکیل شده بین پل CNT و گیت منجر به ایجاد قوس در پل CNT و انتقال آن در تماس با تعاملات وان در والس که در بالای الکترود گیت برقرار می‌باشند می‌شود. شکل 7.10 شماتیکی ساده از عملیات حافظه NRAM و دیاگرام انرژی را نمایانگر می‌باشد. در نمودار انرژی کل به دست آمده از برهم‌نهی نیروهای وان در والس و الاستو-استاتیک، نقطه انحناء در انرژی کل به دست می‌آید. زمانی که انرژی وان در والس شکل گرفته در بین CNT و اکسید افزایش پیدا می‌کند، عمق چاهک انرژی پتانسیل نیز افزایش پیدا کرده و به دنبال آن فزونی فاکتور غیر فراری حافظه NRAM تحقق پیدا می‌کند. اما برخلاف جذابیت اولیه بالای آن، سرعت پیشرفت برای تبدیل آن به یک فناوری حافظه صنعتی با قابلیت اطمینان بالا بسیار کند بوده است.

یک طرح مفهومی دیگر در حوزه حافظه CNT NEM توسط دانشگاه کمبریج پیشنهاد شده است [29]. این دانشگاه به ارائه گزارشی در خصوص یک ساختار خازنی نانو الکترومکانیکی مبتنی بر تیوب‌های نانو کربن چند جداره تراز شده به‌صورت عمودی که در آن‌ها حرکات مکانیکی تیوب نانو نسبت به خازن مبتنی بر نانو تیوب به تعریف وضعیت‌های خاموش و روشن منتهی می‌شود پرداخته است (به شکل 7.11 مراجعه شود). نانو تیوب‌های کربن ارائه شده از طریق ابعاد کنترل شده در موقعیت‌های از پیش تعریف شده بر روی یک زیر لایه سیلیکونی در طی فرآیندی که می‌توانست با فناوری سیلیکونی کنونی سازگاری پیدا کند رشد پیدا می‌کرد. جهت عمودی دستگاه امکان کاهش قابل توجه فضای اشغال شده توسط هر سلول در مقایسه با دستگاه‌های سنتی را مهیا می‌سازد. پژوهشگران موفق به نوشتن داده شده و امکان خوانش با استفاده از مدارهای حسی حافظه‌های استاندارد دینامیک با دسترسی تصادفی نیز باید میسر باشد.

بر اساس مدل‌سازی ظرفیت خازنی/الکتریکی سلول CNT NEM DRAM (قطر CBT برابر با 60 نانومتر، طول برابر با 1.6 میکرومتر و ضخامت لایه دی‌الکتریک SiNx برابر با 40 نانومتر)، پژوهشگران موفق به اشتقاق مقداری با 0.59fF گشتند که برابر با میزان پتانسیل الکتریکی 2.4 میلی‌ولت برای لمس یک خط بیت در حافظه‌های DRAM سنتی می‌باشد. اما، با توجه به حداقل مقادیر قابل قبول 10-15fF و ولتاژ 60 تا 80 میلی‌ولت ظرفیت الکتریکی و تفاوت بایاس برای حافظه‌های دینامیک در سطح ظرفیتی گیگابیت، چالشی برای دستیابی به مقادیر ذکر شده در سلول‌های حافظه CNT NEM-DRAM از طریق جایگزین نمودن لایه دی‌الکتریک SiNx با لایه‌های فوق نازک (10 نانومتر) دی‌الکتریک با مقدار پایین k به وجود آمده است.

7.5. فرصت‌ها و چالش‌های برقرار در حوزه حافظه‌های NEM

در یک دهه گذشته، حافظه‌های NEM درزمینهٔ‌های اثبات مفهوم، تجسم در فناوری‌های CMOS سازگار، اعتبارسنجی ایده‌های جدید نمایش‌های تجربی پیشرفت‌های قابل توجهی را تجربه کرده‌اند. این سری از حافظه‌ها به‌عنوان راهکاری برای محیط‌های خشن (حرارت بالا و مقادیر بسیار زیاد اشعه‌های رادیواکتیو) یک سر و گردن بالاتر می‌باشند. اما، اغلب معماری‌های گزارش شده و مطالعات انجام پذیرفته متأسفانه در سطح اختراع اولیه و یا بلوک‌های حافظه پایه‌ای باقی مانده‌اند.

به‌صورت کلی حافظه‌های NEM (به‌خصوص تجسم‌های سیلیکون محور) وعده‌های شفافی را برای موارد زیر از خود نشان داده‌اند:

صرفه‌جویی در مصرف انرژی فراتر از توانایی تمامی حافظه‌های غیر فرار رقیب (مواردی همچون PCM، فلش، حافظه یونی و PRAM). شاخصه هیستریک جریان صفر I_off رله‌های NEM و یا تغییر القا شده در هیستریک مشخصه‌های I-V به‌وسیله مکانیسم‌های متنوع ذخیره‌سازی بار جفت شده با ساختار NEM می‌تواند به‌صورت هوشمندی در ساختارهای حافظه دو پایدارِ به‌منظور دستیابی به مقادیر انرژی 10^-17 ژول بر هر بیت فرآیندهای برنامه‌نویسی/پاک‌سازی مورد بهره‌برداری قرار گیرد که این مقدار پایین‌تر از هر حافظه غیر فرار دیگری می‌باشد.

استقامت بالا در محیط‌های خشن (مقادیر بالای دما و تشعشع). یک سلول حافظه M/NEM بنا به ذات خود یکی از تنومندترین معماری‌های حافظه برای نگهداری داده‌های ذخیره‌سازی شده در محیط‌های بسیار خشن محسوب می‌شود. توانایی آن‌ها در این زمینه غیرقابل قیاس با دیگر راهکارهای ذخیره‌سازی می‌باشد.

سازگاری با سیلیکون‌های CMOS (در هر دو انتهای جلو و پشت خط). اغلب تکنیک میکرو ماشین‌کاری سطحی توسعه یافته برای فناوری حافظه M/NEMS کاربردی بوده و امروزه امکان ادغام نیمه‌های CMOS پیشرفته با ساختارهای متحرک کوچک‌تر از 100 نانومتر را مهیا ساخته‌اند. دمای فرآیند آن‌ها پایین بوده و سازگار با بسترهای CMOS می‌باشد. امکان تعبیه سازی سه‌بعدی حافظه NEM با بسترهای CMOS برای کاربردهای مجتمع حافظه در آینده امکان‌پذیر می‌باشد.

کاهش مقیاس ولتاژی به کمتر از 2 ولت و زمان سویچینگ پایین‌تر از 10 نانوثانیه. مقیاس بندی ولتاژی تحریکات الکترواستاتیک در تحمیل مقیاس بندی شدید تحریکات فاصله‌های هوایی به کمتر از ده‌ها نانومتر تأثیرگذار می‌باشد. اما، سلول‌های نانو ساختاری اخیر مبتنی بر باله‌های متحرک نمایانگر آن هستند که مقیاس بندی ولتاژی منطقی و قابل قبول می‌تواند به‌صورت تجربی در ساختارهای دارای فاصله‌های گوناگون در محدوده 10 نانومتر قابل دستیابی باشد. در ساختارهای دو پایدارِ، کاهش مقیاس بندی ولتاژ به کمتر از 2 ولت با زمان سویچینگ پایین‌تر از 10 نانو ثانیه با تکنولوژی حقیقی پیشنهاد شده است.

از جمله چالش‌های حافظه‌های NEM نیز می‌توان به موارد زیر اشاره کرد (بسیاری از این موارد به‌عنوان مشکلات عمومی در بین حافظه‌‎های MEMS و NEMS محسوب می‌شوند):

تعداد دوره‌ها و ماندگاری محدود. تعداد بسیار کمی از اثبات‎های ارائه شده در حقیقت برای نیازمندی‌های صنعتی از بابت تعداد دوره‌ها و میزان دوام و ماندگاری مورد تست و آزمایش قرار گرفته‌اند. در برخی از اختراع‌های گزارش شده (همچون Fin-FACT)، برخی از نقاط ضعف در بین فاکتورهای نگهداری داده و طول عمر قابل مشاهده هستند. اما، تعداد دوره‌های برخی از سلول‌های حافظه NEM گزارش شده به حداکثر دها تا صدها هزار بار افزایش پیدا کرده است که این خود نمایانگر مشخصات امیدوارکننده‌ای می‌باشد. در حالت کلی، مشکلات گوناگون پس از گذشت چندین دوره شارژ الکتریکی (تغییر مشخصه‌های الکتریکی) و یا خرابی اتصالات که به خستگی مکانیکی و یا خرابی‌های اختصاصی مکانیکی مربوط نمی‌باشند گزارش شده‌اند.

قابلیت اطمینان. درک و فهم مکانیسم‌های اصلی دخیل در بروز خرابی و تست‌های به‌خصوص آزمایش قابلیت اطمینان باید بیشتر تعریف شده و مورد بررسی قرار گیرند. اما، پیشرفت قابل توجه فنی در حوزه سویچ‌های NEM که نمایانگر قابلیت اطمینان بالا پس از اعمال راهکارهای مهندسی به‌خصوص هستند می‌توانند در طراحی سلول‌های حافظه NEM نیز مورد استفاده قرار گیرند. این مشکل می‌تواند در آینده‌ای نزدیک رفع شود.

نیاز به فرآیند بسته‌بندی تطبیق یافته (سطح صفر و سطح ویفر) با محیط کنترل شده. بسیاری از اختراع‌های NEM گزارش شده در شرایط آزمایشگاهی مورد تست و آزمایش قرار گرفته‌اند (در خلأ هوای محیطی) و نیازمند یک فیلم نازک محافظتی (سطح صفر) و فرآیند بسته‌بندی سطح ویفر برای کاربردهای حقیقی می‌باشند. تعبیه سازی حافظه‌های NEM به‌عنوان انتهای پشتی خط ماژول می‌تواند در سهولت محدودیت‌های بسته‌بندی در آینده تأثیر قابل توجهی را به خود اختصاص دهد؛ این مشکل نیز در آینده رفع خواهد شد.

در حالت کلی، ذکر این نکته شایان اهمیت است که حافظه‌های NEM در مقایسه با نمونه‌های سنتی فلش با تعبیه سازی در کنار نیمه‌های CMOS می‌توانند از سرعت بیشتر و انرژی مصرفی بسیار کمتری برخوردار باشند. این مشاهده می‌تواند در تشخیص و شناسایی برخی از فرصت‌های جالب توجه و کاربردهای حافظه‌های NEM در حوزه ارتباطات موبایل و اینترنت اشیاء که فناوری‌های صرفه‌جویی در میزان انرژی مصرفی از اهمیت بالایی در آن‌ها برخوردار می‌باشند بسیار تأثیرگذار باشد.

منابع و مآخذ

محمد جواد قلی پور

26 سال سن، ساکن مشهد، کارشناس ارشد مهندسی پزشکی. محمد جواد رشته خود را از روی علاقه انتخاب نموده و به تعمیرات، نگهداری، آنالیز و بررسی تجهیزات پزشکی علاقه مند است. وی هفت سال است که به نگارش اخبار و مقالات در حوزه فناوری اطلاعات می‌پردازد. با توجه به اطلاعات بالا در زمینه‌های سخت‌افزار و نرم‌افزار، مقالات کاربردی وی گره از مشکلات کاربران بسیاری گشوده است. محمد جواد به رنگ قرمز رادئونی علاقه مند است.