نمایش نتایج: از 1 به 1 از 1

موضوع: معماری پردازنده power cell

  1. #1
    همکار انجمن
    Mr.Penta آواتار ها
    تاریخ عضویت
    Oct 2014
    نام
    بابک
    محل سکونت
    تبریز
    نوشته ها
    9
    تشکر
    5
    تشکر شده : 92 بار در 9 پست

    پیش فرض معماری پردازنده power cell

    معماری پردازنده قدرت کارآمد و پردازنده سلولی
    این مقاله پیش زمینه و استدلالی را در مورد بعضی از معماری ها و تصمیمات جهت طراحی در پردازنده سلولی، یعنی پردازنده ای که برای محاسبات فشرده و کاربردهای رسانه ای غنی پهنای باند که مشترکا توسط شرکت های سونی، توشیبا و IBM توسعه داده شده است، ارائه می دهد.
    1. مقدمه
    بخش بندی این مقاله به صورت زیر می باشد. بخش 2، به بحث در مورد بعضی از چالش هایی می پردازد که طراحان ریزپردازنده ها با ان مواجه می باشند و انگیزه ای را برای فعالیت در هر ترانزیستور به عنوان یک متریک رتبه اول برای کارایی طرح ایجاد می کند. بخش 3 به بحث در مورد افزایش معماری ریزپردازنده به نسبت این معیار متری می پردازد. بخش 4 به بحث در مورد بعضی از انتخاب های معماری دیگر که باعث بهبود کارایی طرح و عملکرد پیک پردازنده می گردد، می پردازد. بخش 5 به بحث در مورد بعضی از محدودیت های انتخاب های معماری که در بخش 3 معرفی شد، می پردازد، و SMP غیرهمگن را به عنوان ابزاری برای غلبه بر این محدودیت ها مطرح می کند. بخش 6 خلاصه ای از تشکیلات پردازنده سلولی را بیان می کند.
    عملکرد در هر ترانزیستور به عنوان یک معیار متری
    معماران ریزپردازنده و معماران مبکرو در چند دهه گذشته تحت تاثیر دو معیار متری اولیه که عملکرد را مشخص می کند، قرار گرفته اند: که شامل عملکرد در هر سیکل ( اعلب توسط تعداد دستورالعمل هایی که در هر سیکل پردازنده تکمیل می شود)، و بسامد طرح ( برای نمونه، زمان سیکل طراحی که توسط 4 مبدل تاخیر اندازه گیری می شود) می باشد. در ادغام با قابلیت های فناوری ( برای نمونه یک تریلیون ثانیه در هر fo4) و محدودیت های سیستم ( برای نمونه شرایط دسته بندی، تنوع منبع تغذیه، تغییرات تصادفی نامطلوب در منبع، و شرایط حرارتی) می باشد. این موارد به تعیین فرکانس عملیاتی نهایی و عملکرد محصول نهایی می پردازد.
    امروزه، معماران و معماران میکرو، و همچنین طراحان منطق و مدار، می بایست بازده توان را مد نظر قرار دهند، زیرا تقریبا تمام سیستم ها از پلتفرم موبایل تا کامپیوترهای شخصی و ایستگاه های کاری تا بزرگترین ابرکامپیوترها هم اکنون از نظر توان برقی محدود می باشند. این موارد نشان می دهد که می بایست از بازده توان به عنوان یکی از معیارهای متری و محرک طرح های ریزپردازنده ها استفاده کنیم.
    تعدادی از این معیارهای متری از نظر بازدهی مد نظر قرار می گیرند، که در محدوده انرژی در هر فعالیت تا تاخیر- انرژی می باشد. هر یک از این معیارهای متری به موازنه عملکرد پردازنده از نظر بازدهی می پردازند و هر یک از این معیارهای متری می تواند مناسب باشد. به هر حال، در این مقاله، ما به بررسی عملکرد در هر ترانزیستور به عنوان یک معیار متری می پردازیم. این معیار متری، عملکرد را در هر وات تخمین می زنند در صورتی که مقدار ثابتی را در هر تاوان توان ترانزیستور مد نظر قرار دهیم. این فرایند زمانی منطقی می باشد که فناوری CMOS با عملکرد بالا مورد استفاده قرار گرفته و مقدار ثابتی از این توان به زیر استاندارد و جریانات تونل سازی اکسید مدخل افت کند، و زمانی که هدف بهینه سازی عملکرد تقویت بوده زمانی که بخش قابل توجهی از تراشه ها مورد استفاده قرار گیرد.
    3. بازده معماری
    پت گلسینگر اینتل نشان داده است که در تاریخ اخیر، ما تقریبا به 40% از عملکرد در زمانی که تعداد ترانزیستورهای موجود در گره فناوری CMOS اصلی دو برابر شده است، رسیده ایم. استنباط این می باشد که در زمینه عملکرد در هر معیار متری ترانزیستور، ریزپردازنده ها دارای بازدهی کمتری در نسبت مشابه می باشند. ما به بررسی بعضی از فاکتورهای اصلی پرداخته ایم که عملکرد را در هر ترانزیستور تحت تاثیر قرار می دهند.
    خافظه مجازی و حافظه میانجی
    تقریبا تمام ریزپردازنده های کارآمد امروزی، اکثر ترانزیستورها را به حافظه میانجی و ساختارهای دیگر در پشتیبانی از نگهداری از حافظه قابل دسترس یکپارچه و بزرگ، تخصیص می دهند. بر مبنای قوانین سرانگشتی، نسبت حافظه نهان به طور معکوس دارای تناسبی با ریشه دوم اندازه آن ها می باشد. بنابراین در مرتبه اول به تایید قانون گلسینجر می پردازد. سوء تفاهمات مربوط به حافظه در دسترس یکپارچه و یکنواخت، از نظر نگهداری هزینه بردار می باشند. نهفتگی حافظه اصلی، با وجود تلاش طراحان در محدوده چندصد سیکل قرار داشته و نزدیک به هزاران سیکل در سیستم های چند گیگاهرتز SMP می باشد. با توجه به افت بالا مرتبط با فرمان کش میس، مدیریت محل واقعه به عنوان فاکتور مهمی در تعیین عملکرد نرم افزار می باشد، و نویسندگان کامپایلر و نرم افزارهای کارآمد زمان های زیادی را در مهندسی تجزیه قطعات و غلبه بر مکانیسم های پیچیده که داده ها را به سمت تراشه برده و یا از آن خارج می کنند، صرف می کنند.


    معماری اسکالر ( مدرج)
    افزایش واحدهای اجرایی با انواع یکسان به منظور اهرم بندی برابری سطح دستورالعمل و بالا بردن IPC ( ارتباط بین پردازنده) معمولا به نسبت عملکرد در هر معیار متری ترانزیستور، ناکافی می باشد. به عنوان نمونه، پورت بارگذاری شده دوم بر روی حافظه میانجی، تمایلی برای دو برابر کردن اندازه اش دارد (سلول SARM دو پورتی اغلب دو برابر بزرگتر از سلول تک پورتی می باشد، و نیاز برای افزودن منطق برای حفظ ترتیب برنامه بین بارها و موارد ذخیره شده معرفی می کند. از این رو اغلب موارد، هزینه منابع مرتبط بیش از دو برابر می باشد. علاوه بر این، اسلات دوم بار- ذخایر اغلب کمتر از مورد اول مورد استفاده قرار می گیرد، که باعث کاهش بازدهی می گردد.
    3.3 پردازش دستورات از کار افتاده
    پردازش دستورات از کار افتاده، اجرای متفکرانه، و نامگذاری مجدد سیاق، به معرفی مقدار قابل توجهی از موارد بالاسری برای ثبت سوابق تمام دستورات و وابستگی های متقابل آن ها پرداخته و اطمینان می دهد که نتایج محاسبه شده سازگار با معنای صحیح می باشد. طرح های ریزپردازنده های امروزی نشان می دهد که ساختارهای مربوطه فراتر از اندازه گردش داده پردازشگر می باشد.
    3.4 پیش بینی انشعاب سخت افزاری
    پیش بینی انشعاب سخت افزاری امروزی، تکیه ای بر روی طرح های بزرگ برای ذخیره سوابق انشعاب ها و ادرس هدف انشعاب حافظه میانجی یا دستوراتی برای افزایش پله ای عملکرد داشته و بنابراین تمایلی به سمت مکاهش عملکرد در هر ترانزیستور دارد.
    انشعاب دادن سطح بالا
    اخطارهای ثابت مربوط به تغییرات غیرقابل پیش بینی در گردش دستور نشان می دهد که افزایش عمق انشعاب به عنوان ابزاری برای بهبود بسامد طراحی بوده که بازده نزولی را ایجاد می کند. بررسی های اخیر نشان داده است که بالا بردن عمق انشعاب، فراتر از اندازه کنونی در ریزپردازنده های کارآمد امروزی در صورتی که توان مد نظر قرار گیرد، تنها برگشت کمی را از نظر عملکرد و برگشت منفی دارد که که متناسب با قضیه های گسترده تری در این مقاله می باشد. به هر حال، این مسئله باید ذکر گردد که عمق انشعاب و بسامد طرح پردازنده بهینه به عنوان تابع قوی از مجموعه حجم کاری و خانواده های مدار مورد استفاده می باشد.
    معماری هایی که به صورت بهینه تر برای برنامه های کاربردی می باشند، می توانند به طور موثری، به بسامد طرح بالاتری را از مواردی که در شکل 3 نشان داده شده است، دست بیابند. همچنین تکنولوژی های بهینه برای حفظ عملکرد، با جریانات افت ترانزیستور مهم، با شدت بیشتری به حفظ بسامدهای طراحی بالاتر نسبت به فناوری هایی که برای عمر باتری بهینه می گردند، می پردازند.
    4. افزایش عملکرد و کارایی
    بخش 3 به بحث در مورد مکانیسم هایی می پردازد که منجر به پایین امدن بازدهی ریزپردازنده شده است. این بخش به بحث در زمینه مکانیسم های معماری و میکرو- معماری پرداخته که کارایی طرح را بهبود می بخشند.
    4.1 پردازشگر چندهسته ای
    مشخص ترین راه برای بهبود بازدهی، قربانی کردن عملکرد هر رشته ( یا رشد عملکرد در هر رشته) و همچنبن معرفی هسته های چندگانه بر روی هر تراشه زمانی که ترانزیستورهای بیشتری موجود هستند، می باشد. هر چه رشته های بیشتری بتواند در مجموعه برنامه های کاربردی جای بگیرد، پردازشگر دارای بازده بیشتری می گردد. این روش این امکان را برای معماران ایجاد می کند تا به بازمعرفی طرح میکرو پردازنده ساده تر به منظور دسترسی مجدد به بازدهی ( برای نمونه به صورت ردیفی یا مدرج) می پردازد. این رویکرد برنامه نویسان را مجبور می سازد تا برنامه های کاربردی را چندرشته ای کنند، اما چون سیستم های سرور بر مبنای SMP برای طولانی مدت سازماندهی می گردند، پشتیبانی نرم افزاری خوبی برای این مدل وجود دارد. بسیاری از برنامه کاربردی دارای مقیاس خوبی در سیستم های SMP بوده و دارای مقیاس بهتری برای SMP بر روی تراشه ها می باشند. بسیاری از فروشندگان ریزپردازنده های مهم به سفارش چندپردازده های تراشه بر مبنای این مدل می پردازند. حتی در مواجهه با افت رشد عملکرد ترانزیستور، این مسیر امکان افزایش مستمر در عملکرد تراشه را در نسبت های گذشته برای حداقل یک دوره ایجاد می کند، اگر نیاز پهنای باند خارج از تراشه مد نظر قرار گیرد.
    4.2 ذخیره سازی در سه سطح
    ریزپردازنده های RISC داده ها را از حافظه به بایگانی پیش از عملیات بر روی داده می برند. حافظه بایگانی شده توسط کامپایلر برای زبان برنامه نویسی قراردادی، مدیریت می گردد. ما بیان کرده ایم که چون بهترین کامپایلرها و بهترین برنامه نویسان قبلا به مدیریت حافظه میانجی در نرم افزار می پردازند. منطقی است تا فرض کنیم که برای برنامه نویسان و کامپایلرها آسان می باشد تا عملکرد محدود به توان را با برنامه ریزی قبلی انتقال کد و داده به ذخیرگاه محلی نسبت به یافتن روش هایی برای جبران خطای هزار سیکل زمانی که داده و کد در حافظه میانجی قرار ندارد، مد نظر قرار دهند. با مد نظر قرار دادن داده های از پیش برنامه ریزی شده و انتقال کد به طور غیرهمزمان، موازی با محاسبات، محدودیت مهم دیگری از معماری قراردادی به نام " دیوار حافظه" مد نشر قرار می گیرد. به منظور تعیین نسبت پهنای باند به حافظه اصلی که دارای نهفتگی برای نمونه، سیکل های 1K و انتقال ذرات، 8 سیکل، به اندازه 128 انتقال می بایست منشعب گردد تا کاملا به تعیین نسبت پهنای باند موجود بپردازد. ریزپردازنده های قراردادادی از تکنیک های اجرای اندیشه گاهی یا، بارگذاری دستورات برای ایجاد بیش از یک انتقال حافطه در هر رشته با برگشت نزولی قوی استفاده می کنند.
    ص 3
    البته افزایش تعداد رشته ها بر روی تراشه کمک کننده می باشد، اما هسته های بیشتری بر روی گذرگاه وجود دارد، هر چه SPM و پروتکل های طولانی تر باشند، نهفتگی حافظه بیشتر می شود.
    بهبود عملکرد در به دنبال مدل سه سطحی کدهای فشرده محاسبه شده و ساختاری، بی واسطه می باشد. الگوهای برنامه نویسی جدید همانند زبان های رشته ای به سادگی پشتیبانی می شوند. ما پیش بینی می کنیم که مدت زمانی طول می کشد پیش از اینکه کامپایلرها بتوانند در عملیات مربوط به برنامه های قراردادی تک رشته ای کامل شوند. اما مدت زمان زیادی به طول نمی انجامد تا مزایای عملیات توان در سطح تراشه در مجموعه گسترده ای از برنامه ها حاصل گردد.
    4.3 فایل های ثبت شده یکپارچه بزرگ
    به منظور پشتیبانی از زملن سیکل بالا و بازدهی نسبتا عمیق انشعابات، نیاز به مواد ثبت شده کافی داریم تا به پشتیبانی از دستورات اجرایی بپردازیم. فایل های ثبت شده بزرگ به عنوان ابزارهایی با بازدهی بیشتر برای دسترسی به این اهداف نسبت به استفاده از موارد ثبت شده ای می باشد که به بسط مجموعه ثبت شده معماری کوچک تر می پردازند. مزیت دیگر مجموعه بزرگی از موارد ثبت شده این است که بازکردن حلقه های گسترده ( و برگ برگ کردن ان ها) دون نیاز برای مرتب سازی دستور توسط سخت افزار پشتیبانی می گردد. باز کردن حلقه ها و برگ برگ کردن تکرار حلقه در قابلیت های کامپایلرهای امروزی متناسب می باشد.
    هزینه فایل های ثبت شده بزرگ می تواند از طریق تعیین نسبت فایل های ثبت شده و فضای نام مجزا برای تمام انواع دستورات و همچنین موارد ثبت شده با اهداف خاص ( شامل موارد ثبت شده شروط، پیوند، و ثبت شمارش ها) به اختصاص فایل های مجزا به اسکالر، ممیز شناور و رسانه/SIMD کاهش یابد.
    4.4 پیش بینی انشعاب نرم افزاری
    درحالیکه پیش بینی انشعاب سخت افزار امروزی متناسب با عملکرد هر ترانزیستور نمی باشد، پیش بینی انشعاب نرم افزاری به عنوان ابزار به صرفه ای برای دستیابی به بهبود عملکرد های مهم می باشد. به منظور حمایت از طرح های انشعاب عمیق کارآمد، دستورات اشاره کننده به انشعاب، به صورت کد نشان داده می شود، پیش از اینکه دستورات انشعاب واقعی امکان بارگذاری به موقع دستورات را در بخش های انشعاب ایجاد کند. در ادغام با باز کردن حلقه ها و برگ برگ سازی، کامپایلرها می توانند به عملکرد در حد بهینه به ویژه در پردازنده های کارآمد منشعب به صورت عمیق، بپردازند.
    4.5 سازماندهی گردش داده SIMD
    سازماندهی گردش داده SIMD، که به کدگشایی و کنترل موارد بالاسری می پردازدف در دستورات چندگانه به طور موازی، مستهلک می گردد. سازمان دهیدSIMD رایج در پردازنده های کامپیوتر شخصی دارای گردش داده 128 بیت بوده که در روش های متونعی مورد استفاده قرار می گیرد، که شامل 4 عدد صحیح 32 بیتی و یا ممیز شناور می باشد. حتی اگر؛ بعضی از کامپایلرها بتوانند دستورات SIMD را از کدهای عمومی ایجاد کنند، واحدهای SIMD به طور مشترک و کارآمد توسط گردش داده SIMD ف مشخصا در کدهای مبدا مورد استفاده قرار گرفته و به این ترتیب الگوریتم ها را بازسازی می کنند.
    رویکرد دیگری که کنترل بالاسری را مستهلک می کند، دستورات برداری می باشد. این سازماندهی در جوامع علمی و ابرکامپیوترها شناخته شده بوده اما در مبنای نرم افزاری برای کاربردهای رسانه ای و محاسبات شخصی به خوبی ارائه نمی گردد.
    5. SMP غیرهمگن
    بخش قبلی بعضی از روش هایی را نشان داده است که می تواند برای بهبود در هر ترانزیستور در ریزپردازنده ها مد نظر قرار گیرد در حالیکه به حفظ درجه بالایی از قابلیت برنامه نویسی می پردازد. به هر حال این سازماندهی متناسب با برنامه های کاربردی دیگر نمی باشد. یکی از کمبودها حالتی می باشد که توسط ذخیره گاه محلی و فایل های ثبت شده بزرگ معرفی می گردد. از این رو این سازماندهی مشخصا متناسب با برنامه های کاربردی با تغییرات شرایط بسامد همانند سیستم های عامل نمی باشد.
    بنابراین یکی از روش های رایج، ترکیب پردازنده هایی می باشد که برای عملکرد در هر ترانزیستور در برنامه های کاربردی فشرده محاسبه، بهینه می گردند و به همراه پردازنده هایی می باشند که با معماری قراردادی بیشتر به اجرای سیستم های عامل پرداخته و کنترل بیشتری بر روی برنامه های کاربردی فشرده دارند. از آن جایی که سیستم های عامل در میان گران ترین و گسترده ترین نرم افزارها می باشند، سازمانی که لزوما تیروهایی در ایجاد سیستم عامل جدید ندارد، شامل هزینه های مهم و مزایای برنامه ریزی شده می باشد.
    6. پردازنده سلولی
    پردازشگر سلولی به ادغام بسیاری از ایده های فهرست شده برای بهبود کارایی ریزپردازنده می پردازد. در پردازش سلولی، هسته طراحی شده توان با عوامل پردازنده مشترک و مکانیسم های انتقال حافظه مربوطه ادغام می گردد. انتقال حافظه و حفاظت سازگار با طرح توان می باشد. علاوه بر این امکاناتی اضافه می گردند تا عملکرد زمان واقعی پردازشگر را بالا برند. پردازشگر 64b از سیستم های عامل چندگانه و مجازی سازی پشتیبانی می کند. در سیستم های عامل زمان واقعی خاص، ( همانند سیستم عامل بازی با جاسازی شده) و سیستم عامل با زمان غیر واقعی ( همانند لینوکس)، می تواند همزمان به اجرا در آید. لایه مجازی پردازنده قدرت ( قسمت بندی منطقی) به کنترل تخصیص منابع، همانند SPE و منابع دیگر برای بخش های سیستم عامل مختلف می پردازد. بر خلاف پردازنده های قدرت، SPE تنها بر روی حافظه موضعی ( ذخیره محلی یا LS) فعالیت دارد.
    ص 4
    کدها و داده ها می بایست به LS ( ذخیره محلی) مربوطه، برای اینکه SPE بر روی آن فعالیت داشته باشد، انتقال یابند. آدرس های ذخیره محلی دارای نام مستعار در آدرس پردازنده قدرت بوده تا حد زیادی به سمت ذخیره محلی به حافظه انتقال می یابند و در سیستم ها منسجم هستند. در نتیجه، نشانگر ساختار داده که بر روی پردازنده قدرت ایجاد شده به SPE انتقال یافته و SPE می تواند از این نشانگر برای صدور دستور DMA استفاده کرده و ساختار داده را به ذخیره محلی به منظور اجرای عملیات بر روی آن بیاورد. اگر بعد از فعالیت بر روی این ساختار داده، SPE ( هسته قدرت)، دستور DMA را صادر کند تا آن را در حافظه غیر LS قرار دهد، این انتقال مجدادا در سیستم بر طبق به قوانین مرتب سازی حافظه قدرت نرمال منسجم می گردد. برابری پردازنده قدرت، دستورات را مسدود می کند، و همچنین انباره پیام های برنامه ریزی شده حافظه در هر SPE، برای همزمان سازی و ممانعت متقابل مورد استفاده قرار می گیرد.
    شکل 1، سازماندهی مربوط به پردازنده سلولی نسل اول را نشان می دهد. ما خلاصه ای از موارد مشخص را بیان می کنیم. این پردازنده دارای بسامد طراحی 11fo4 می باشد. این پردازنده در محدوده پهنای باند بالا بر روی تراشه ساختار SPM ایجاد شده که قابلیت پشتیبانی بیش از 96 بیتی هر سیکل از پردازشگر را داشته که از 12 انتقال همزمان استفاده می کند.
    موارد متصل شده به ساختار SMP عبارتند از:
    1) هسته توان 64 بیتی دو رشته ای. این هسته دو گانه دارای دستور L1 32 بیتی و حافظه میانجی داده، حافظه میانجی L2 512 کیلوبایتی بوده و از مجموعه دستور VMX SIMD پشتیبانی می کند.
    2) هشت عنصر پردازنده مشترک، در شکل 2 با جزییات بیشتر شرح داده شده است.
    3) کنترل کننده حافظه تراشه. این کنترل کننده حافظه به پشتیبانی از پهنای باند حافظه بالا با استفاده از دو بانک حافظه با دسترسی تصادفی XDRAM می پردازد.
    4) کنترل کننده به پشتیبانی از انسجام تراشه و رابط صفر و یک می پردازد. این رابط ها به پشتیبانی از پارتیشن بندی تراکم 7 بایتی خارج از محدوده و 5 بایتی داخل محدوده پهنای باند خام Rambus RRAC در توسعه بایت بر روی دو رابط خارجی می گردد که می تواند به صورت گذرگاه منسجم پیکره بندی گردد. این انعطاف پذیری از پیکره بندی سیستم چندگانه شامل SMP دو طرفه می باشد.
    هر یک از عناصر فهرست شده دارای 6 بایت پهنا ( به نسبت بسامد پردازشگر) رابط خارج محدوده و درون محدوده نست به گذرگاه تراشه منسجم بوده جز واحد میانجی صفر و یک که شامل دو رابط 8 بیتی می باشد.
    شکل 2 سازماندهی سطح بالای SPE را نشان می دهد. پردازشگر SPE بسیاری از مشخصه هایی را که این امکان را ایجاد می کنند که به بسامد بالا و CPI نزدیک به حد مطلوب در حوزه های کوچک، دسترسی پیدا کنیم، ادغام می کند. SPE از مدل سه سطحی که ما در بخش 4.2 مورد بحث قرار دادیم، استفاده می کند. جزییات مربوط به SPE در بخش 6 نشان داده شده است، که ما خلاصه ای از نکات مهم را بیان می کنیم. SPE دوگانه شامل یک SPU با 256 کیلوبایت حافظه ذخیره محلی و واحد میانجی می باشد که بیش از 16 انتقال همزمان را از حافظه محلی پشتیبانی می کند. SPU دارای 128 بیت یکپارچه با 128 فایل ثبت شده و 128 بیت گردش داده بود که به پشتیبانی از عدد صحیح و دستورات ممیز شناور پهنای SIMD مختلف می پردازد.
    نتیجه گیری
    حذف قدرت و محدودبت ها بر روی نهفتگی دسترسی به حافظه اصلی منجر به ارزیابی مجدد معماری ریزکنترل کننده ها می گردد. این مقاله به فهرست بندی تعدادی از مکانیسم هایی می پردازد که دارای بازدهی نزولی قابل توجه بوده و همچنین به بحث در مورد تعدادی از مکانیسم ها برای افزایش کارآمدی می پردازد که در پردازنده های با کارآمد امروزی مورد استفاده نمی باشند. پردازنده سلولی به ادغام بسیاری از این موارد پرداخته و به ترکیب بازده قدرت با بسامد طرح بسیار بالا می پردازد.
    Motherboard : N/A Processor : N/A
    Main Memory : N/A Graphics Card : N/A
    Case & Cooling : N/A Power Supply : N/A

  2. 13 کاربر از ارسال Mr.Penta عزیز تشکر نموده اند

    Agent47 (09-12-2014),Aliover (09-12-2014),AMD Radeon (09-12-2014),atisoc0936 (09-12-2014),Behnam_2337 (10-12-2014),Don_Corleone (09-12-2014),iSteve (20-12-2014),mahdi8063 (19-03-2016),Mehdi_FXX (11-12-2014),RONIN (09-12-2014),sMohammad (09-12-2014),smrbh (10-12-2014),The Joker (10-12-2014)

کلمات کلیدی این موضوع

مجوز های ارسال و ویرایش

  • شما نمیتوانید موضوع جدیدی ارسال کنید
  • شما امکان ارسال پاسخ را ندارید
  • شما نمیتوانید فایل پیوست کنید.
  • شما نمیتوانید پست های خود را ویرایش کنید
  •